DPU 制御レジスタは、DPU を起動し、タスクが完了するまで待機してから DPU ステータスをクリアするために使用します。次の表に制御レジスタの詳細を示します。
レジスタ | アドレス オフセット | 幅 | タイプ | 説明 |
---|---|---|---|---|
reg_ap_control | 0x000 | 32 | R/W |
ビット 0: ap_start (読み出し/書き込み/ハンドシェイクでクリア) ビット 1: ap_done (読み出し) ビット 2: ap_idle (読み出し) ビット 3: ap_ready (読み出し) ビット 4: ap_continue (読み出し/書き込み/セルフ クリア) その他 = 予約 |
グローバル割り込みイネーブル レジスタ (GIER) | 0x004 | 32 | R/W |
ビット 0: グローバル割り込みイネーブル その他 = 予約 |
IP 割り込みイネーブル レジスタ (IPIER) | 0x008 | 32 | R/W |
ビット 0: チャネル 0 (ap_done) ビット 1: チャネル 1 (ap_ready) その他 = 予約 |
IP 割り込みステータス レジスタ (IPISR) | 0x00c | 32 | R/W |
ビット 0: チャネル 0 (ap_done) (読み出し/書き込みでトグル) ビット 1: チャネル 1 (ap_ready) (読み出し/書き込みでトグル) その他 = 予約 |
reg_dpu_start | 0x010 | 32 | R/W | ビット [0]: DPU の起動を有効にする |
reg_finish_clr | 0x018 | 32 | R/W | ビット [0]: reg_finish_sts をクリアする |
reg_finish_sts | 0x080 | 32 | r |
ビット [0]: DPU が終了したことを示す。 DPU 終了信号も DPU 割り込みとして出力され、xdma またはカスタム ロジックをトリガーします。 DPU 終了信号はレベル信号で、非同期です。 |