IP の概要 - 1.1 日本語

たたみ込みニューラル ネットワークにおける DPUCVDX8H 製品ガイド (PG403)

Document ID
PG403
Release Date
2023-01-23
Version
1.1 日本語
この LogiCORE™ IP について
コアの概要
サポートされるデバイス ファミリ VCK5000
サポートされるユーザー インターフェイス AXI4-Lite CSR インターフェイス
リソース 性能 および リソース使用状況 を参照してください。
コアに含まれるもの
デザイン ファイル XO ファイル/接続ファイル/AIE ライブラリ ファイル
サンプル デザイン Verilog
制約ファイル ザイリンクス デザイン制約ファイル (XDC)
サポートされるソフトウェア ドライバー XRT
テスト済みデザイン フロー 1
デザイン入力 Vivado® Design Suite
シミュレーション なし
合成 Vivado 合成
  1. サポートされているツールのバージョンは、『Vivado Design Suite ユーザー ガイド: リリース ノート、インストールおよびライセンス』を参照してください。