マップおよび配線オプション - 2023.2 日本語

AI エンジン ツールおよびフロー ユーザー ガイド (UG1076)
Document ID
UG1076
Release Date
2023-12-04
Version
2023.2 日本語
表 1. マップ オプション
オプション 説明
DisableFloorplanning マップの自動フロアプランをディスエーブルにします。このオプションは、多数の制約を設定しており、ロケーション制約を使用してマップを制御する場合に便利です。
BufferOptLevel[1-9] メモリ バンクの競合を削減してスループットを向上します。BufferOptLevel の値を大きくすると、同じメモリ バンクにマップされるバッファー数を削減され、バンクの競合が発生する可能性が下がるので全体的なパフォーマンスに影響します。BufferOptLevels の値を大きくするとマップされる領域の全体的なサイズが増加し、ソリューションを見つけられなくなる可能性があります。デフォルトの BufferOptLevels は BufferOptLevel0 です。
disableSeparateTraceSolve トレース デバッグ機能を使用する際、デフォルトでは AI エンジン のマップ ツールによりすべての PLIO/GMIO が元のデザインの場所に配置されます。ただし、元のソリューションにトレース GMIO を配置するスペースがない場合は、デザイン PLIO を移動しない限りソリューションはありません。その場合にこのオプションを使用できます。
注記: 前回のデザイン配置は、次回のコンパイルで再利用できます。これにより、マップの実行時間が短縮されます。コンパイラを実行すると、Work/temp ディレクトリに配置制約ファイル graph_aie_mapped.aiecst が生成されます。このファイルを将来のコンパイルで使用する場合は、Work フォルダーはコンパイルのたびに再生成されるので、AMDでは Work/temp/graph_aie_mapped.aiecst を保存することをお勧めします。この制約ファイルは、次回の実行時にコマンド ラインで指定できます。
aiecompiler --constraints Work/temp/graph_aie_mapped.aiecst src/graph.cpp
ヒント: マップ ツールでは、コアごとに 16K プログラムメモリの制限があることは認識されていません。これを回避するには、ランタイム仕様を変更してカーネルを異なるコアにマップするのが 1 つの方法です。
表 2. 配線オプション
オプション 説明
dmaFIFOsInFreeBankOnly DMA FIFO がほかのバッファーがマップされていないメモリ バンクにのみ挿入されるよう指定します。このオプションは、DMA FIFO バッファーが同じバンクに配置されているほかのバッファーと同時にアクセスされるためにメモリがストールする場合に使用できます。
disableSSFifoSharing ネットの複数の終端でストリーム スイッチ FIFO を共有する機能をディスエーブルにします。このオプションは、各終端に個別に FIFO を付けるのに十分な数のストリーム スイッチ FIFO がない場合にのみ使用するようにしてください。
disablePathBalancing ネットに FIFO を追加して再収束パス間のレイテンシのバランスを取る配線の機能をディスエーブルにします。
disableMultiDMAFifo 同じ AI エンジン タイルに割り当てられている複数の DMA FIFO をディスエーブルにします。特定のシナリオでは、シミュレーション実行とハードウェア実行間のパフォーマンス値の相関性が向上します。同じタイル上に複数の DMA FIFO があると (どちらも同じインターフェイス ポートを共有)、複数のマスターが同じメモリ コントローラーにリクエストを送信することになります。このメモリ アービトレーションは aiesimulator では正確にモデル化されていないため、ハードウェアのパフォーマンス値と比較すると、楽観的なパフォーマンス結果となります。
skipUnroutableTraceNets イベント トレースをイネーブルにしたデザインでは、すべてのトレース信号が正しく接続されず、配線エラーとなる可能性があります。skipUnroutableTraceNets オプションを使用すると、フロー エラーを回避できます。バックエンドでは、利用可能なトレース パスのベスト エフォート配線が実行され、配線できないトレース パスによるエラーは発生しません。