AI エンジン/PL と AI エンジン/NoC インターフェイスのパフォーマンス比較 - 2023.2 日本語

AI エンジン アレイ インターフェイスは、PL インターフェイス タイルと NoC インターフェイス タイルで構成されます。AI エンジン アレイ インターフェイス タイルは、次の 2 つの高パフォーマンス インターフェイスを管理します。

• AI エンジンから PL
• AI エンジンから NoC

次の図に、AI エンジン アレイ インターフェイスの構造を示します。

1 つの AI エンジン - PL インターフェイスには、PL から AI エンジンへの 8 つのストリームと、AI エンジンから PL への 6 つのストリームがあります。次の表に、1 つの AI エンジン - PL インターフェイス タイル容量を示します。

PL インターフェイス タイルと NoC インターフェイス タイルの数は、デバイスによって異なります。たとえば VC1902 デバイスには、AI エンジン アレイ インターフェイス タイルが 50 列ありますが、PL インターフェイスに使用できるのは 39 個のアレイ インターフェイス タイルのみです。したがって、PL インターフェイスの合計帯域幅はおよそ次のようになります。

• AI エンジンから PL: 24 GB/s * 39 = 0.936 TB/s
• PL から AI エンジン: 32 GB/s * 39 =1.248 TB/s

その他のデバイスおよび異なるスピード グレードにおける、PL インターフェイスに使用可能なアレイ インターフェイス タイルの数と、AI エンジン - PL インターフェイスの合計帯域幅は、 『Versal AI コア シリーズ データシート: DC 特性および AC スイッチ特性』 (DS957) に記載されています。

input_gmio/output_gmio 属性 は、AI エンジン - NoC インターフェイス タイルの DMA を使用します。DMA には、AI エンジンからの 32 ビット入力ストリームが 2 つ、AI エンジンへの 32 ビットストリームが 2 つあります。さらに、NoC NMU への 128 ビット メモリ マップド AXI マスター インターマスターフェイスが 1 つあります。次の表に、1 つの AI エンジン - NoC インターフェイス タイルのパフォーマンスを示します。

AI エンジン - NoC インターフェイス タイルの数は、デバイスによって異なります。たとえば VC1902 デバイスには、16 個の AI エンジン - NoC インターフェイス タイルがあります。したがって、NoC インターフェイスの合計帯域幅はおよそ次のようになります。

• AI エンジンから PL: 8 GB/s * 16 = 128 GB/s
• PL から AI エンジン: 8 GB/s * 16 =128 GB/s

DDR メモリにアクセスする際は、プラットフォームの統合 DDR メモリ コントローラー (DDRMC) の数により DDR メモリの読み出しおよび書き込みのパフォーマンスが制限されます。たとえば、VC1902 デバイスの 4 つの DDRMC がすべて使用されると、DDR メモリへのアクセスの制限は次のようになります。

• 3200 Mb/s * 64 bit * 4 DDRMCs / 8 = 102.4 GB/s

NoC を介して DDR メモリにアクセスする input_gmio/output_gmio のパフォーマンスは、水平および垂直 NoC の NoC レーンの数、NoC 間の構成、および QoS によりさらに制限されます。DDR メモリの読み出しおよび書き込みの効率は、アクセス パターンおよびその他のオーバーヘッドの影響を大きく受けます。NoC、メモリ コントローラーの使用、パフォーマンス値の詳細は、 『Versal Adaptive SoC Programmable Network on Chip and Integrated Memory Controller LogiCORE IP 製品ガイド』 (PG313) を参照してください。

AI エンジンからまたは AI エンジンへの 1 つの接続には、input_plio/output_plio および input_gmio/output_gmio に 4 GB/s の帯域幅制限があります。次の表に、input_plio/output_plio または input_gmio/output_gmio を使用する利点と欠点の一部を示します。