SOM に実装された Zynq UltraScale+ MPSoC には、複数のインターフェイス IP が統合されています。これらのインターフェイス IP は、MIO (Multiplexed I/O) を選択することで外部ピンから利用可能となります。MIO はキャリア カード デザインに合わせて選択およびカスタマイズが可能です。MIO インターフェイスは、Vivado デザイン プロジェクトの一部として、Vivado Processor Configuration Wizard (PCW) を使用して設定します。
SOM キャリア カードを設計する際は、必要な MIO ペリフェラルをキャリア カードの電気的設計によって定義された物理ピンにマップできるように、MIO ピンに特に注意が必要です。この SOM では、MIO バンク 500 が SOM ベースのペリフェラルに固定され、バンク 501 の一部が SOM のパワー マネージメント信号に固定されています。その他の MIO ピンは、キャリア カードに応じて柔軟に設定できます。MIO ペリフェラル IP と物理ピンのマップの詳細は、 『Zynq UltraScale+ デバイス テクニカル リファレンス マニュアル』 (UG1085) の「MIO インターフェイス」の表に定義しています。MIO のマップは、Zynq UltraScale+ MPSoC デザイン制約および要件に準拠している必要があります。
MIO バンク 500
次の表に、SOM の MIO バンク 500 の固定された構成を示します。この MIO 構成は SOM の物理的設計によって定義されており、キャリア カード設計時に変更はできません。ここでは、SOM ペリフェラルの QSPI、TPM SPI、LED、eMCC、および I2C コンフィギュレーション バスの MIO 構成が定義されます。
MIO # | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 |
ペリフェラル | QSPI | SPI1 | GPIO0 | SPI1 | GPIO0 | eMMC (SD0) | GPIO0 | I2C1 | ||||||||||||||||||
ピン機能 | sclk_out | miso_mo1 | mo2 | mo3 | mosi_mi0 | n_ss_out | sclk_out | LED_DS35 | LED_DS36 | n_ss_out | miso | mosi | FW_Upd | データ [0] | データ [1] | データ [2] | データ [3] | データ [4] | データ [5] | データ [6] | データ [7] | cmd_out | clk_out | eMMC_Rst | scl | sda |
MIO バンク 500 – 拡張可能 I2C バス
この MIO 構成は固定と見なす必要があり、対応する SOM Vivado ボード ファイルに自動で入力されます。事前に構成が定義された SOM バンク 500 の PS I2C インターフェイスは、som_240_1 コネクタの I2C_SCK および I2C_SDA 信号を介してキャリア カードから利用できます。この I2C バスを拡張する必要のないキャリア カードの場合、これらの信号を接続なしのままにしてください。キャリア カード デザインでこのバスを拡張する場合は、SOM 上の I2C バスとの間でアドレス競合が発生しないように注意する必要があります。I2C デバイスの定義は、 『Kria K26 SOM データシート』 (DS987) および 『Kria K24 SOM データシート』 (DS985) の該当する表を参照してください。
MIO バンク 501 – PMU MIO に関する留意事項
Zynq UltraScale+ MPSoC のプラットフォーム管理ユニット (PMU) プロセッサはバンク 501 の一部の MIO にアクセスでき、これらはクロック兼用 I/O からも利用できます。SOM およびキャリア カード デザインでパワーダウンおよび電源制御の機能を実装する際は、このことに留意する必要があります。緑で示しているのは、SOM のパワー マネージメント用に予約されたピン MIO32 ~ 34 です。K26 SOM は MIO34 のみを実装しています。K24 SOM は、MIO33 と MIO34 の両方を実装しています。
これ以外に、SOM PMU のリファレンス実装で使用できるオプションの PMU 機能に関するピンも 2 つあります。これらは、外部シャットダウン要求の実行、および外部プラットフォーム ウォッチドッグ機能の制御に使用します。MIO501 のこれらのオプション機能ピンは、オレンジ色で示しています。
以下の 2 つの PMU アクセス可能ピンは、PMU 補助プロセッサから直接アクセスできるため、CC の設計において特別な注意が必要です。
- MIO31: PMU 入力ピン
- MIO35: PMU 出力ピン
これらのピンは、特定の PMU ベースの機能に使用されていない場合、APU の GPIO コントローラーに接続することも可能です。
MIO バンク 501 – UART
次の表のオレンジ色で表示されたピンは、UART を含める特別な設計考慮が必要です。
MIO # | 26 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 38 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 | 49 | 50 | 51 |
ペリフェラル | PMU_GPI | PMU_GPO | PMU_GPO | PMU_GPO | PMU_GPO | UART1 | ||||||||||||||||||||
ピン機能 | SHUTDOWN | FPD_Pwr_En | PL_Pwr_EN | PS_Pwr_En | WD_OUT | txd | rxd |
MIO バンク 502
MIO バンク 502 には、 『Zynq UltraScale+ デバイス テクニカル リファレンス マニュアル』 (UG1085) で定義されたもの以外に、キャリア カード デザインに対して予約されたピンはありません。