Vitis 環境用の拡張可能なプラットフォームを生成するには、AI エンジン IP をインスタンシエートして、デザインのほかの部分に接続する必要があります。基本プラットフォーム ハードウェア デザインには、メモリ マップド スレーブ AXI 接続が有効にされ、専用の NoC バス マスターに接続された、最小限コンフィギュレーション済みの AI エンジン IP ブロックを備えたブロック デザインが含まれます。
AI エンジンのその他すべてのコンフィギュレーションは、Vitis aiecompiler によるユーザーの ADF グラフおよび AI エンジン カーネルのコンパイルと、aiecompiler libadf.a と拡張可能なプラットフォーム デザインとの Vitis v++ リンクによって実行されます。AI エンジンから基本プラットフォームへの接続には、AXI4-Stream マスターおよびスレーブ接続、NoC へのメモリ マップド AXI バス接続、およびバス インターフェイス用クロックが含まれます。IP 内でトリガーされた AI エンジン イベントは、AXI4 接続を介した XSDB 経由でメモリに転送されます。
詳細は、 『AI Engine LogiCORE 製品ガイド』 (PG358) および 『AI エンジン ツールおよびフロー ユーザー ガイド』 (UG1076) を参照してください。