CIPS IP コア - 2023.2 日本語

Versal アダプティブ SoC デザイン ガイド (UG1273)

Document ID
UG1273
Release Date
2023-10-25
Version
2023.2 日本語

CIPS IP では次の構成が可能です。

  • PMC、PS、NoC、およびオプションで PL へのデバイス クロッキング
  • PMC フラッシュ コントローラー、ペリフェラル、および関連する MIO (Multiplexed I/O)
  • PS ペリフェラルとそれらに関連する I/O
  • PS-PL 間の割り込みとクロス トリガー
  • CPM (DMA およびキャッシュ コヒーレント インターコネクトを備えた PCIe® 用統合ブロック)
  • NoC および PL への PS および CPM AXI インターフェイス
  • システム モニターによる電源/温度の監視と警告
  • 高速デバッグ用 HSDP

詳細は、 『Control Interfaces and Processing System LogiCOREIP 製品ガイド』 (PG352) を参照してください。