CLB プリミティブ - 2023.2 日本語

Versal アダプティブ SoC デザイン ガイド (UG1273)

Document ID
UG1273
Release Date
2023-10-25
Version
2023.2 日本語

Versal アダプティブ SoC のコンフィギャラブル ロジック ブロック (CLB) は、UltraScale デバイスの CLB とは異なります。Vivado 合成によってアーキテクチャ間の差異は処理されますが、次のセクションで説明する違いに注意する必要があります。

キャリー チェーン

UltraScale デバイスの CARRY8 プリミティブの代わりに、Versal アダプティブ SoC には LOOKAHEAD8 プリミティブが含まれています。LOOKAHEAD8 プリミティブには、演算用の MUXCY や XORCY がありませんが、これらに代わる演算子を推論する必要があるため、結果として LUT 数がわずかに増加します。

図 1. キャリー チェーンの前に追加された LUT

MUXFx プリミティブ

Versal アダプティブ SoC には、MUXFx プリミティブがありません。通常、MUXFx プリミティブは、分散 RAM、大規模コンパレータ、または MUX チェーンでアドレスをデコードするために使用されるため、次の図に示すように、Versal アダプティブ SoC でこれらのタイプの構造を使用する場合は、LUT を追加する必要があります。

図 2. アドレス デコード用に追加された LUT