HLS シミュレーション - 2023.2 日本語

Versal アダプティブ SoC デザイン ガイド (UG1273)

Document ID
UG1273
Release Date
2023-10-25
Version
2023.2 日本語

HLS シミュレーションは HLS コードのみをテストし、HLS 開発プロセスに不可欠なシミュレーションです。このシミュレーションの範囲は、単一の HLS カーネルです。時間概念なし (untimed) と RTL (サイクル精度) の 2 つの抽象化がサポートされています。これらの 2 つの抽象化は、それぞれ C シミュレーション (Csim) および協調シミュレーション (Cosim) と呼ばれます。Csim フローでは、合成する関数を C シミュレーションでテストベンチを使用して検証する必要があります。C テストベンチには、Vitis HLS プロジェクトで合成される関数を呼び出す最上位関数 main() が含まれます。Cosim フローでは、HLS コンパイラで生成された RTL コードの出力が Csim 結果の出力と自動的に比較されます。Cosim フローの目的は、RTL の機能的な正確性を検証し、ほかの関数との関係性を考慮せずに、スタンドアロンでパフォーマンスを確認することです。

HLS のシミュレーションは、Vitis 統合ソフトウェア プラットフォームで利用できます。詳細は、『Vitis 高位合成ユーザー ガイド』 (UG1399)このセクションを参照してください。

注記: HLS シミュレーションは、従来のデザイン フローとプラットフォーム ベースのデザイン フローの両方でサポートされます。