以前のアーキテクチャと同様に、RTL デザイン フローを使用して、モジュールの作成、IP のインスタンシエーション、最上位デザインのアセンブルを実行できます。ただし、RTL デザイン フローで CIPS や NoC IP などの Versal デバイス固有のブロックを使用する場合は、AMDの推奨事項に従う必要があります。CIPS IP はデバイス コンフィギュレーション機能へのアクセスを提供し、NoC IP は PL を 1 つまたは複数の DDR メモリ コントローラー ハード IP に接続します。
AMD では、CIPS および NoC IP のインスタンシエーションおよび構成に Vivado IP インテグレーターを使用することを強く推奨しています。ただし、デザイン全体で IP インテグレーターを使用する必要はありません。IP インテグレーターを使用して、ブロック デザイン内で CIPS IP、NoC IP、およびシステムのその他のメモリ マップド コンポーネントをコンフィギュレーションできます。その後、得られたブロック デザインを最上位の RTL にインスタンシエートできます。この手法により、従来の RTL フローでデザインの大部分を構築できます。