シミュレーション - 2023.2 日本語

Versal アダプティブ SoC デザイン ガイド (UG1273)

Document ID
UG1273
Release Date
2023-10-25
Version
2023.2 日本語

適応型サブシステムに対するシミュレーション ベースの検証手法を、Vitis ハードウェア エミュレーション フローと呼びます。ハードウェア エミュレーションは、協調シミュレーション システムのすべての要素 (AI エンジン、PS、PL) の詳細な可視性を提供します。システムの PL 領域の任意の信号について、ソース、トレース変数、およびプロット波形のブレークポイントを設定できます。これにより、統合に関する問題の根本原因を突き止めるのに役に立つデバッグ プラットフォームとして、ハードウェア エミュレーションを利用できます。

ハードウェア エミュレーション中に、次に示すツールを使用して各要素をシミュレーションし、サブシステムの段階的なアセンブルと検証が可能です。

  • AI エンジン グラフ用の AI エンジン シミュレータ (aiesimulator)
  • PL の RTL ビヘイビアー モデル用の Vivado シミュレータまたはサポートされるサードパーティ提供のシミュレータ
  • PS 上で実行されるソフトウェア コード用の AMD クイック エミュレーター (QEMU)
  • Python、C/C++、または HDL トラフィック ジェネレーターを使用して、外部 I/O から入力されるデータをモデル化したり、欠けている機能をスタブで置き換えたりできます。

ハードウェア エミュレーションで性能要件を満たすことは必須ですが、最終的な結果を確実にするものではありません。ハードウェア エミュレーションの結果はサイクル近似であるため、この段階での性能テストの結果は最終的な値ではありません。

適応型サブシステムのアセンブルおよびシミュレーションの詳細は、Versal アダプティブ SoC デザイン プロセス資料: システムの統合と検証 の「システムのシミュレーション」を参照してください。