ブロック デザイン フロー - 2023.2 日本語

Versal アダプティブ SoC デザイン ガイド (UG1273)

Document ID
UG1273
Release Date
2023-10-25
Version
2023.2 日本語

AMD Versal アダプティブ SoC をターゲットとするデザインには Vivado IP インテグレーターを使用する必要があります。Versal デバイスをブートおよびコンフィギュレーションするには、CIPS IP に含まれるプラットフォーム管理コントローラー (PMC) が必要です。Versal CIPS IP は、IP インテグレーターのブロック デザイン内でしか利用できません。したがって、少なくとも Versal アダプティブ SoC デザインの一部は Vivado IP インテグレーターを使用して作成する必要があります。

Vivado IP インテグレーターは、Tcl ベースのグラフィカル ツールであり、さまざまなAMD の IP およびユーザー パッケージ IP をベースとしたサブシステムをデザイン全体で組み合わせることができます。これにより、Vivado IP カタログから IP コアを追加し、これらをデザイン キャンバス上でインスタンシエートして相互接続するだけで複雑なシステム デザインでも簡単に構築できます。Vivado IP インテグレーターは、Versal アダプティブ SoC AXI ベースの IP 接続を容易にするツールです。Vivado IP インテグレーターでは、GT IP およびコネクティビティ IP (MRMAC IP など) もサポートされており、GT ベース デザインの作成と I/O プランニングが簡単になります。

Versal デバイスの場合、IP インテグレーターは、異なるドメイン (PS/PL/AI エンジン) ごとに分割されたデザインの統合を容易にします。たとえば、PL ドメインにはハードウェア プラットフォームを作成できます。このプラットフォームには、計算を実行し、PS ドメイン、外部メモリ、I/O インターコネクトに接続するさまざまなブロックが含まれています。ハードウェア プラットフォームは、AI エンジン ブロックに接続することもできます。

IP インテグレーターを使用する利点は次のとおりです。

  • Versal デバイス固有のブロック間で自動設定の更新が可能
  • さまざまなブロック間の自動接続により、エラーを回避
  • システム アドレス マップの定義の自動化が可能
  • Vitis ツールとのシームレスなやり取りで、カスタム ハードウェア プラットフォームのエクスポートが可能

IP インテグレーターのブロック デザイン (BD) は、次の方法で使用できます。

  • デザインの一部としてのサブモジュール
  • デザイン階層の最上位として

次のセクションでは、Vivado IP インテグレーターからアクセスできる Versal アダプティブ SoC デザインの作成/構成に必要な IP について説明します。使用法の詳細およびハードウェア プラットフォームの生成に関する一般的な情報は、 『Vivado Design Suite ユーザー ガイド: IP インテグレーターを使用した IP サブシステムの設計』 (UG994) を参照してください。