AMD UltraScale+™ デバイス ファミリから移行する場合は、次を理解しておく必要があります。
- UltraScale+ デバイス デザイン (PS なし)
- これらのデバイスには、電源投入時に一連のコンフィギュレーション モードをサポートする統合コンフィギュレーション ロジックが含まれています。Versal アダプティブ SoC ではブートおよびコンフィギュレーション フローにいくつかの変更が加えられており、CIPS IP を使用する必要があります。
- Zynq UltraScale+ MPSoC および Zynq UltraScale+ RFSoC デザイン (PS あり)
- これらのデバイスには、ブートアップ プロセスを管理および実行するための PMU と CSU があります。Versal アダプティブ SoC ではブート フローの手法にいくつかの変更が加えられており、PMC 内の RCU と PPU を使用してブートアップ プロセスを管理および実行するようになっています。また、ブート ペリフェラルのコンフィギュレーションにも CIPS IP が必要です。
Versal アダプティブ SoC のブート モード、ブート シーケンス、およびブート イメージの詳細は、次のリソースを参照してください。
- 『Versal アダプティブ SoC テクニカル リファレンス マニュアル』 (AM011) のこのセクション
- 『Versal アダプティブ SoC システム ソフトウェア開発者向けガイド』 (UG1304) のこのセクション
- 『Bootgen ユーザー ガイド』 (UG1283)
次の表に、UltraScale+ デバイスと Versal アダプティブ SoC のプライマリ ブートおよびコンフィギュレーション モードの比較を示します。
| モード | Virtex UltraScale+ または Kintex UltraScale+ FPGA | Zynq UltraScale+ MPSoC または Zynq UltraScale+ RFSoC | Versal アダプティブ SoC |
|---|---|---|---|
| JTAG | あり | あり | あり |
| OSPI | – | – | あり |
| QSPI32 |
あり |
あり |
あり |
| QSPI24 |
あり |
あり |
あり |
| SelectMAP | あり | – | あり 1 |
| eMMC1 (4.51) | – | あり | あり |
| SD1 (3.0) | – | あり | あり |
| SD1 (2.0) | – | あり | あり |
| SD0 (3.0) | – | – | あり |
| SD0 (2.0) | – | あり | – |
| PJTAG_0 | – | – | – |
| PJTAG_1 | – | あり | – |
| シリアル | あり | – | – |
| BPI | あり | – | 注記 2 |
| NAND | – | あり | 注記 2 |
| USB (2.0) | – | あり | – |
|
|||