標準ペリフェラル - 2023.2 日本語

Versal アダプティブ SoC デザイン ガイド (UG1273)

Document ID
UG1273
Release Date
2023-10-25
Version
2023.2 日本語

Versal アダプティブ SoC の標準的な I/O ペリフェラルは、低電力ドメイン (LPD) と PMC にあります。DDR メモリ コントローラーにアクセスできるように NoC を構成することで、DMA (ダイレクト メモリ アクセス) 機能を備えたペリフェラルが DDR メモリ インターフェイスへアクセスできるようになります。

次の表に、Zynq UltraScale+ MPSoCVersal アダプティブ SoC の標準ペリフェラルの違いを示します。

表 1. 標準ペリフェラルの比較
ペリフェラル Zynq UltraScale+ MPSoC Versal アダプティブ SoC
CAN、CAN-FD コントローラー x 2 (標準 CAN 付き) コントローラー x 2 (CAN-FD (Controller Area Network–Flexible Data Rates) 付き)
GEM コントローラー x 4 コントローラー x 2 (TSN (Time-Sensitive Networking) 機能付き)
GPIO コントローラー x 1 コントローラー x 2
I2C コントローラー x 2 LPD にコントローラー x 2 (汎用)

PMC にコントローラー x 1 (汎用)

NAND コントローラー x 1 N/A
PCIe (Gen1、Gen2) コントローラー x 1 N/A

PCIe (Gen3、Gen4)

コントローラー x 1 デバイスによって異なる
SPI コントローラー x 2 コントローラー x 2
SATA コントローラー x 1 N/A
UART コントローラー x 2 (標準 UART 付き) コントローラー x 2 (SBSA (Server Base System Architecture))
USB (ホスト、デバイス、デュアル ロール デバイス) USB 2.0/3.0 コントローラー x 2 USB 2.0 コントローラー x 1