Zynq UltraScale+ MPSoC のパーティション属性ビット - 2023.2 日本語

Bootgen ユーザー ガイド (UG1283)

Document ID
UG1283
Release Date
2023-10-18
Version
2023.2 日本語

次の表に、AMD Zynq™ UltraScale+™ MPSoC のパーティション ヘッダー テーブルのパーティション属性ビットを示します。

表 1. Zynq UltraScale+ MPSoC デバイスのパーティション属性ビット
ビット オフセット フィールド名 説明
31:24 予約  
23 ベクターの位置 例外ベクターの位置。
  • 0: LOVEC (デフォルト)
  • 1: HIVEC
22:20 予約  
19 早期ハンドオフ
ロード直後のハンドオフ:
  • 0: 早期ハンドオフなし
  • 1: 早期ハンドオフが有効
18 エンディアン
  • 0: リトル エンディアン
  • 1: ビッグ エンディアン
17:16 パーティション オーナー
  • 0: FSBL
  • 1: U-Boot
  • 2、3: 予約
15 RSA 認証証明フォーマット
  • 0: RSA 認証証明なし
  • 1: RSA 認証証明あり
14:12 チェックサム タイプ
  • 0: なし
  • 1-2: 予約
  • 3: SHA3
  • 4-7: 予約
11:8 デスティネーション CPU
  • 0: なし
  • 1: A53-0
  • 2: A53-1
  • 3: A53-2
  • 4: A53-3
  • 5: R5-0
  • 6: R5-1
  • 7: R5-ロックステップ
  • 8: PMU
  • 9-15: 予約
7 暗号化の有無
  • 0: 暗号化なし
  • 1: 暗号化あり
6:4 デスティネーション デバイス
  • 0: なし
  • 1: PS
  • 2: PL
  • 3-15: 予約
3 A5X 実行ステート
  • 0: AARCH64 (デフォルト)
  • 1: AARCH32
2:1 例外レベル
  • 0: EL0
  • 1: EL1
  • 2: EL2
  • 3: EL3
0 TrustZone
  • 0: 非セキュア
  • 1: セキュア