Versal デバイス
Versal デバイスの APU は安全レベルと性能がいずれも改善されています。ただし、より高いレベルの安全性 (ASIL-C/SIL3 など)、信頼性、および確定性が要求されるリアルタイム アプリケーションには、リアルタイム プロセッシング ユニット (RPU) をロックステップ プロセッサ サブシステムと組み合わせて使用します。
RPU のアーキテクチャ仕様は、RPU コア、TCM、およびオンチップ メモリで構成されます。次に、RPU の主な機能を示します。
- デュアル 32 ビット Cortex-R5F コア。Arm v7-R アーキテクチャに基づき、ロックステップまたはスプリット モードのオプションをサポート
- スプリット モードでは各 Cortex-R5F プロセッサに 128KB TCM
- ロックステップ モードでは TCM を 256KB に結合可能
- RPU と APU からアクセス可能なエラー訂正符号 (ECC) 付き 256KB オンチップ メモリ
- エラー訂正符号 (ECC) またはパリティ付き 32KB L1 命令キャッシュとエラー訂正符号 (ECC) 付き 32KB L1 データ キャッシュ
- GIC アーキテクチャをサポートする汎用割り込みコントローラー (GIC)
- ロックステップごとのパワー ゲーティングをサポート
- TCM および OCM のパワー ゲーティング
- TrustZone 対応