GTY201 ～ GTY203: FMCP1、GTY203 ～ GTY206: FMCP2

VCK190 評価ボードユーザーガイド (UG1366)

Document ID: UG1366
Release Date: 2021-01-07
Revision: 1.0 日本語

改訂履歴
はじめに
概要
VCK190 ボードのモデル
Versal ACAP キットの製品番号
設計プロセス別のコンテンツガイド
その他のリソース
ブロック図
ボードの機能
ボードの仕様
寸法 (拡張ハイト PCIe フォームファクター)
環境条件
動作電圧
ボードのセットアップと設定
標準 ESD 防止対策
ボードコンポーネントの位置
ボードコンポーネントの説明
ジャンパーおよびスイッチのデフォルト設定
ジャンパー
スイッチ
Versal ACAP のコンフィギュレーション
JTAG
QSPI32
SD1_3.0
ボードコンポーネントの説明
概要
コンポーネントの説明
Versal ACAP
暗号化キーバッテリバックアップ回路
I/O 電圧レール
DDR4 UDIMM ソケット
LPDDR4 コンポーネントメモリ
システムリセット POR_B
PMC および LPD MIO
PMC MIO[0–12] バンク 500: MIO ドーターカード (DC) コネクタ J212
PMC MIO[13:25] バンク 500: USB 2.0 ULPI PHY
PMC MIO[26:36, 51] バンク 501: SD (Secure Digital) カード IF (J302)
PS MIO[37] ZU4 システムコントローラー GPIO
PMC MIO[38:39] PCIe ステータス
PMC MIO[40:41] CAN1
PMC MIO[42:43] UART0
PMC MIO[46:47] I2C0、PMC MIO[44:45] I2C1 I2C バスの概要
PMC MIO[46:47] I2C0 バス
PMC MIO[44:45] I2C1 バス
PMC MIO[48] および LPD_MIO[0:11, 24:25]: GEM0 イーサネット
PMC MIO[49] および LPD_MIO[12:25]: GEM1 イーサネット
イーサネット PHY (3 つのリセット)
イーサネット PHY の LED インターフェイス
JTAG チェーン
クロック生成
プログラマブル DDR4 DIMM SI570 クロック
プログラマブル LPDDR4 SI570 クロック 2
プログラマブル LPDDR4 SI570 クロック 1
プログラマブル HSDP SI570 クロック
プログラマブル zSFP SI570 クロック
プログラマブル SI570 REF クロック
プログラマブル SI5332 システムコントローラークロック
PCIe クロック
プログラマブル FMCP MGT SI570 クロック (バッファーあり)
IEEE-1588 eCPRI プログラマブル同期管理ユニット
GTY トランシーバー
GTY103/104: PCI Express カードのエッジ接続
GTY105: HSDP および 2x zSFP
zSFP/zSFP+ モジュールコネクタ
GTY200: QSFP1
QSFP モジュールコネクタ
GTY106: HDMI TX および RX
HDMI ビデオ出力 (TX)
GTY201 ～ GTY203: FMCP1、GTY203 ～ GTY206: FMCP2
FPGA メザニンカードインターフェイス
FMC+ コネクタのタイプ
FMCP1 コネクタ J51
FMCP2 コネクタ J53
VADJ_FMC 電源レール
ユーザー I/O
電源およびステータス LED
冷却ファンコネクタ
システムコントローラー
スイッチ
電源オン/オフ用のスライドスイッチ
ボード電源システム
電圧および電流の監視
VITA 57.4 FMCP コネクタのピン配置
概要
ザイリンクスデザイン制約
概要
Pmod FMC
Pmod から FMC へのピンマッピング
規制および準拠に関する情報
CE 情報
準拠マーク
その他のリソースおよび法的通知
ザイリンクスリソース
Documentation Navigator およびデザインハブ
参考資料
お読みください: 重要な法的通知

Back to home page