クロック生成

VCK190 評価ボード ユーザー ガイド (UG1366)

Document ID
UG1366
Release Date
2021-01-07
Revision
1.0 日本語

VCK190 ボードには、XCVC1902 U1 ACAP およびその他のファンクション ブロック用の固定および可変のクロック ソースがあります。次の表に、各クロックのソース デバイスを示します。

表 1. クロック ソース
参照番号 コンポーネント記号 機能 注記 回路図ページ
36 U2 DDR4 DIMM CLK、200MHz、3.3V LVDS、0x60 Silicon Labs SI570BAB000299DG 4
37 U3 LPDDR4 CLK2、200MHz、3.3V LVDS、0x60 Silicon Labs SI570BAB000299DG 5
38 U4 LPDDR4 CLK1、200MHz、3.3V LVDS、0x60 Silicon Labs SI570BAB000299DG 7
39 U5 HSDP CLK、156.25MHz、3.3V LVDS、0x5D Silicon Labs SI570BAB000544DG 8
40 U32 ACAP U1 REF CLK、33.33MHz、1.8V CMOS、0x5D Silicon Labs SI570JAC000900DG 43
41 U39 PCIe ジッター減衰器、100MHz、3.3V LVDS IDT 85411AMLF 49
42 U62 HDMI ジッター減衰器、148.50MHz、3.3V LVDS、0x6C IDT 8T49N241-994NLGI 52
43 U142 SYSCTLR クロック 33.33MHz および 125MHz I2C 0x6A Silicon Labs Si5332FD10259-GM1 101
44 U192 zSFP CLK、156.25MHz、3.3V LVDS、0x5D Silicon Labs SI570BAB000544DG 8
45 U205 FMCP MGT CLK、100MHz、3.3V LVDS、0x5F Silicon Labs SI570BAC002038DG 48
46 U219 IEEE-1588 eCPRI CLK、各種、3.3V、0x58 IDT 8A34001E-000AJG8 104
47 J328-J331 IEEE-1588 eCPRI 8A34001 CLK 入力および出力 SMA ペア Rosenberger 32K10K-400L5 104

このセクションで説明した ACAP U1 に接続されるクロック接続の詳細は、VCK190 ボードの XDC ファイル (ザイリンクス デザイン制約) を参照してください。