Versal デバイスでは、クロック タイルを複数の RP に分割できます。クロック ソース (MMCM、BUFG など) の範囲を Pblock に指定すると、DFX フローで配線に必要なクロッキング タイルが自動的に使用されます。
次の図に、複数の RP を共有する RCLK 行と垂直 NoC (VNoC) 列を示します。RCLK 行では、2 つの RP (RCLK 行の上と下) が同じクロック領域を共有しています。VNoC タイルも複数の RP で共有されています。
推奨: デザインに 3 つ以上の RP が含まれている場合は、RP の内部クロックで同じ VNoC タイルのクロック配線が使用されないように、AMDでは RP 間にクロック領域ギャップを維持することをお勧めします。1 つの VNoC 列で 3 つ以上の RP が配線を使用しようとすると、配線不可能な状況が発生する可能性があります。
図 1. 複数の RP を共有する RCLK 行と垂直 NoC 列