I/O プランニング デザイン フロー - 2023.2 日本語

AMD Vivado™ IDE では、デザインの I/O ポートおよびクロック ロジックをインタラクティブに確認、表示、割り当て、および検証できます。この環境では、I/O を割り当てたときにそれが正しいかどうかが検証されます。外部パッケージ ピンと内部ダイ パッドの関係も表示されます。

デバイス内のデータフローを表示でき、外部および内部の視点から I/O を適切にプランニングできます。Vivado IDE で I/O を割り当ておよび設定すると、インプリメンテーション用に制約が自動的に作成されます。

AMD は、有効な XPHY ロジック リソースを最大限に活用するために、次の順序で高速インターフェイスの I/O プランニングを実行することを推奨しています。

1. NoC 経由の統合 DDR メモリ コントローラー
2. ソフト メモリ コントローラー
3. Advanced I/O wizard
4. I/O ロジック

同様に、AMD では、Vivado IP インテグレーターですべての GT ブロックの使用を同時にプランニングし、Aurora、イーサネット、JESD などの複数のソフト IP 間で GT クワッドを最適に共有することをお勧めします。MRMAC、DCMAC などのハード IP または PCIe では、GT クワッドは共有しません。

Vivado Design Suite の I/O およびクロック プランニング機能の詳細は、 『Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング』 (UG899) を参照してください。