Versal アダプティブ SoC スタックド シリコン インターコネクト (SSI) テクノロジ デバイスのピン配置をプランニングする場合、XPIO バンクは、以前の列アーキテクチャのように SLR 全体に分散されているのではなく、一番下の SLR (SLR0) に配置されていることを認識しておくことが重要です。XPIO 外部インターフェイスに接続されているロジックは、通常 SLR0 に含まれており、SLR をまたぐことはできません。外部インターフェイスの配置を決定する際は、次の点を考慮する必要があります。
- 小型のインターフェイスでは、すべてのピンを 1 つの XPIO バンク内にグループ化します。
- 大型のインターフェイスの場合は、隣接する複数の XPIO バンクにあるすべてのピンをグループ化します。
- ハード DDR メモリ コントローラーは、PL アクセスのない角のバンクに配置します。
- XPIO バンク間でクロック兼用 I/O (CCIO) またはクロック マネージメント タイル (CMT) コンポーネントをバランスよく使用します。