Versal デバイスには、主に次のデザイン トポロジがあります。
- RTL が最上位
- BD が最上位
CIPS および NoC IP はブロック デザイン (BD) を使用してコンフィギュレーションする必要があるため、Versal デザインのすべての部分はブロック図に含まれます。RTL が最上位および BD が最上位は、ブロック デザインがデザインにどのように組み込まれているかを示します。RTL が最上位のデザインでは、デザインのブロック図部分を生成し、サブモジュールとして RTL 階層の残りの部分に組み込みます。デザインは、RTL 階層の 1 つの BD に限定されるわけではありません。たとえば、CIPS と NoC は 1 つの BD に、トランシーバーは 2 つ目の BD に配置できます。これらのデザインは個別にコンパイルでき、どちらもサブモジュールとして RTL 階層の残りの部分に組み込むことができます。これにより、デザインの分割方法はある程度柔軟に変更できます。
BD が最上位のデザインでは、ブロック図ですべてのデザイン ソースを統合します。これらのソースをパッケージしてブロック デザインに IP として追加するか、RTL モジュール参照を使用して参照できます。ブロック デザイン コンテナー (BDC) を使用して、追加のブロック デザインを最上位デザインに組み込むことができます。
デザイン トポロジがプロジェクト全体に与える最も重要な影響は、ハードウェアとソフトウェア間の通信です。BD が最上位のデザイン トポロジを使用すると、ソフトウェアがハードウェアとどのように通信する必要があるかに関する情報すべてが、ハードウェア ハンドオフ ファイルを使用してシームレスに渡されます。RTL では、同様のレベルの透過性は提供されていません。次に、各デザイン トポロジを使用する際の推奨事項を示します。
- デバイス ツリーを手動で作成し、デザイン ペリフェラル用のドライバーをインストールする場合は、RTL を最上位にすることをお勧めします。
- シームレスなハードウェア ハンドオフが必要な場合は、BD を最上部として使用することをお勧めします。