PL コンポーネントとエンベデッド ソフトウェア コンポーネントの両方を使用したデザインも、従来のデザイン フローを使用して作成できます。その場合、このフローは AMD Zynq™ UltraScale+™ MPSoC に使用されるエンベデッド ソフトウェア デザイン フローに似ています。ハードウェア チームがハードウェア デザインの作成、検証、およびインプリメンテーションを担当し、そのハードウェア デザインをソフトウェア チームが使用してソフトウェア アプリケーションを開発します。
注記: 従来デザイン フローにおけるハードウェアのみのシステム向けの推奨事項はすべて、エンベデッド システムにも適用されます。
このフローの主な手順は次のとおりです。
- Vivado IP インテグレーターを使用してハードウェア デザインを作成および検証します。
- Vivado インプリメンテーション ツールを使用してハードウェア デザインをインプリメントします。
- ハードウェア デザインを Vitis エンベデッド ソフトウェア開発フローにエクスポートします。
- Vitis エンベデッド ソフトウェア開発フローを使用して、固定ハードウェア デザイン上にソフトウェア アプリケーションを開発します。
注記:
Vivado IP インテグレーターは、プロジェクト モードでのみサポートされます。
重要: このデザイン フローでは、AI エンジン コアのプログラムはサポートされないので、AI エンジンを内蔵しない Versal プライム、Versal プレミアム、および Versal HBM デバイスにのみ使用可能です。