Vivado IDE では、デフォルトでデザインのすべてのクロック間のパスでタイミング解析が実行されます。次の制約を使用すると、このデフォルト動作を変更できます。
-
set_clock_groups
- 指定したクロック グループ間のタイミング解析をディスエーブルにします。同じグループ内のクロック間のタイミング解析はディスエーブルになりません。
-
set_false_path
-
-from
および-to
オプションで指定された方向のみのクロック間のタイミングをディスエーブルにします。
場合によっては、クロック乗せ換え (CDC) の 1 つまたは複数のパスに次の制約を使用して、レイテンシまたはバス スキューを制限すると有益なこともあります。
-
set_max_delay -datapath_only
- 非同期 CDC パスに最大遅延制約を設定し、レイテンシを制限します。
-
set_bus_skew
- 非同期 CDC パス間の信号のセットを、レイテンシではなくバス スキューで制約します。