AMDでは、コードに既にクロック ゲーティング構文が含まれる場合、またはそのようなコーディング スタイルを必要とする別のテクノロジ用である場合は、合成ツールを使用してクロック パス内に配置されたゲートをそのデータパスのクロック イネーブルにマップし直すことをお勧めします。これにより、クロック リソースへのマップが改善され、ゲーティングされているドメインに入力されるデータおよびそのドメインから出力されるデータの回路のタイミング解析を単純化できます。たとえば、Vivado 合成で -gated_clock_conversion auto オプションを使用し、自動的にレジスタ クロック イネーブル ロジックに変換されるようにします。複雑なゲーテッド クロック構造では、RTL コードで GATED_CLOCK 属性を使用して Vivado 合成での処理を制御します。