AMD Versal™ アダプティブ システム オン チップ (SoC) はすべて、適切にプランニングすることが重要です。Versal デバイスには固有の IP が複数あり、これらがデザインを Versal アーキテクチャにマップする方法とデザインの構築に使用するデザイン フローの選択に大きく影響します。従来のデザインまたは AMD Vitis™ プラットフォームを作成する場合は、SoC をブートするため、Control, Interface, and Processing System (CIPS) IP をデザインに組み込む必要があります。また、Vitis プラットフォームを作成する際は、デザインのどの部分をプラットフォームに配置するかを決定し、データがデザイン内をどのように移動するかをプランニングし、デザインのユーザー部分からアクセス可能なプラットフォーム インターフェイスを選択する必要があります。デザインで Dynamic Function eXchange (DFX) を使用する場合は、境界ネットとフロアプランに注意する必要があります。前もってデザイン プランニングに時間を費やすことにより、Versal アーキテクチャを最大限に活用できます。