パッケージされたブロック デザイン - 2023.2 日本語

Versal アダプティブ SoC ハードウェア、IP、およびプラットフォーム開発設計手法ガイド (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 日本語

現在の Vivado プロジェクト内のブロック デザイン ソースをパッケージされた IP としてパッケージし、ユーザー IP リポジトリに含めることができます。

次に、パッケージされた BD を使用する際の重要な情報を示します。

  • 最上位 BD から表示または変更することはできません。
  • BDC を含む BD のパッケージはサポートされません。
  • パッケージされた BD では、BD 境界のプロパティとメタデータ (FREQ_HZ、X_INTERFACE_* 属性など) が失われます。この情報を保持するには、この情報を BD ラッパー ファイルに含めるか、IP パッケージの最上位ソースファイルにコピーする必要があります。
  • BD のパッケージは、ブロック デザインのスナップショットです。パッケージの後、BD はスタティック IP となり、編集することは不可能で、ダイナミック ブロック デザインにすることはできません。
  • RTL モジュールを含む BD のパッケージがサポートされます。ブロック デザイン コンテナーを含む BD のパッケージはサポートされません。
  • CIPS または NoC IP を含む BD のパッケージはサポートされません。
  • SmartConnect および AXI Interconnect のアドレス情報は、パッケージされた IP 内ではスタティックです。

次の図に、RTL モジュール参照およびAMD IP を含むユーザーによりパッケージされたブロック デザインのデザイン階層を示します。

図 1. パッケージされたブロック デザイン階層