AMDでは、メモリと出力レジスタをすべて 1 つの階層レベルに推論することをお勧めします。これが、意図したどおりに推論されるようにするために最も簡単な方法です。ブロック RAM 出力レジスタが推論されない状況が 2 つあります。1 つ目は出力に余分なレジスタが存在する状況、2 つ目は読み出しアドレス レジスタがメモリ配列の周囲でリタイミングされる状況です。これは、シングル ポート RAM を使用している場合にのみ発生します。これを次の図に示します。
図 1. ブロック RAM 出力レジスタの推論を妨げる余分な読み出しレジスタを含む RAM
図 2. アドレス レジスタのリタイミング前の RAM
これらの例の一部のバリエーションでも、出力レジスタは推論されません。