ブロック デザインを使用したデザインの作成 - 2023.2 日本語

AMD Vivado™ IP インテグレーターでは、さまざまなソースからの IP ブロックをインスタンシエートおよび接続することにより、複雑なシステム デザインを作成できます。デザインは、キャンバス GUI を使用してインタラクティブに作成するか、Tcl プログラミング インターフェイスを使用して作成できます。IP インテグレーターでデザインを作成する利点は、次のとおりです。

• デザインをインターフェイス レベルで構築するか (生産性を向上)、またはポート レベルで操作 (デザインを詳細に操作) 可能。
• デザインを正しさを確認しながら作成。ツールでデザイン ルール チェック (DRC) が自動的に実行され、デザイン サイクルの早期に問題を検出できます。
• ブロックの設定および接続の自動化機能により開発時間を短縮。
• ブロック デザイン コンテナーなどの共同設計機能により、チームでの設計および再利用が可能。

これらに加え、IP インテグレーターで AMD Versal™ アダプティブ SoC デザインを作成する際には次の利点があります。

• Versal デバイス特定ブロックである CIPS および NoC を自動設定および接続。
  注記: デザイン全体を IP インテグレーターで作成する必要はありません。ただし、少なくともデザインのこれらのブロックはブロック デザインで作成する必要があります。作成されたブロック デザインは、インスタンシエートしてほかの RTL ソースと共に使用できます。Dynamic Function eXchange (DFX) などのアドバンス機能には、IP インテグレーターが必要です。
• GT ベースの IP で Versal デバイス トランシーバーを設定、共有、および統合。
• さまざまな Versal デバイス ドメイン (PL、PS、AI エンジン) の完全なデザイン統合が容易。
• AMD Vitis™ ツールとのシームレスな相互操作により、カスタム ハードウェア プラットフォームのエクスポートが可能。

この後のセクションで、Versal アダプティブ SoC デザインの一部として IP インテグレーターでより良い結果を達成するためのベストプラクティスと情報を示します。