Versal アダプティブ SoC プラットフォーム ベースのデザイン フローを使用する場合、Vivado ツールで作成されたハードウェア プラットフォームと、AMD Vitis™ 環境で作成されプラットフォームに組み込まれたサブシステムを分割する必要があります。このデザイン フローでは、デザインのプラットフォームに含める部分と、Vitis 環境を使用して組み込むその他の部分を正しく識別する必要があります。通常は、よく使用される共有リソースはプラットフォーム内に配置し、デザイン特定のコンポーネントは Vitis 環境を使用して組み込みます。
次に、プラットフォームに含まれる IP の例を示します。
- CIPS
- NoC インターコネクト
- クロッキング
- リセット
- 割り込みコントローラー
Vitis 環境では、次のタイプのデザイン ソースを使用できます。
- パッケージされた BD
- パッケージされた RTL
- HLS C コード
- AI エンジン カーネル コード
注記:
AI エンジン カーネル間、および AI エンジン カーネルとプラットフォーム間の接続は、グラフ ファイルで定義します。
次の図に、プラットフォーム ベースのデザイン フローの例を示します。
図 1. プラットフォーム ベースのデザイン フロー