プラットフォーム ベース デザイン フロー用の RTL カーネルの作成およびパッケージのためのコーディング推奨事項 - 2023.2 日本語

Versal アダプティブ SoC ハードウェア、IP、およびプラットフォーム開発設計手法ガイド (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 日本語

Versal アダプティブ SoC のプラットフォーム ベースのデザインフローを使用すると、既存の RTL コードまたは Vivado IP を Vitis カーネルとして簡単に使用できます。Vitis カーネルは適切に形式化されたデザイン ブロックであり、Vitis v++ リンカーを使用してエクステンシブル プラットフォームに自動的に正しく統合できます。