プラットフォーム ベースのデザイン フローのベスト プラクティス - 2023.2 日本語

AMD では、デザインのプラットフォーム部分を最小限に抑えることをお勧めします。たとえば、プラットフォーム RTL を I/O のみにし、機能 RTL はカーネルとしてパッケージします。プラットフォーム内のロジックの量を最小限に抑えると、デザインを完成させるために必要なプラットフォームのイテレーション回数を削減できます。

通常、AMD では、計算ロジック ブロックまたはアルゴリズム ロジック ブロックをカーネルとし、次のブロックをプラットフォームに含めることをお勧めします。

• AI エンジン
• NoC
• CIPS
• I/O ブロック (外部ピン、MIPI、PHY など) および関連 IP (DMA for PCIe® 、MAC for Ethernet など)

次の表に、各ロジック タイプに推奨される配置 (プラットフォーム内またはカーネル内) を示します。