これは、N サイクルごとにクロックをアクティブにするクロック イネーブル信号でソースおよびデスティネーション シーケンシャル セルが制御される場合に発生します。次の例では、クロック イネーブルは 3 サイクルごとにアクティブになり、始点と終点のクロックは同じです。
図 1. 同じクロック信号でフリップフロップをイネーブル
図 2. セットアップ/ホールド チェックのタイミング図
制約:
set_multicycle_path -from [get_pins REGA/C] -to [get_pins REGB/D] -setup 3
set_multicycle_path -from [get_pins REGA/C] -to [get_pins REGB/D] -hold 2図 3. マルチサイクルの指定により変更されたセットアップ/ホールド チェック
注記: 1 つ目のコマンドでは、セットアップ デスティネーション エッジが 3 つ目のエッジに (デフォルトの位置から 2 サイクル分) 移動されるのに合わせて、ホールド エッジも 2 サイクル分移動されます。2 つ目のコマンドでは、2 サイクル分逆方向に移動して、ホールド エッジが元の位置に戻されます。
同期クロック間の位相シフトおよびマルチサイクル パスなど、マルチサイクル パスのその他の状況に関する詳細は、 『Vivado Design Suite ユーザー ガイド: 制約の使用』 (UG903) のこのセクションを参照してください。