デザインの各ポートのロケーションおよび I/O 規格を指定するだけでなく、入力および出力遅延制約を指定して、デバイスのインターフェイスに入出力される外部パスのタイミングを記述する必要があります。これらの遅延は、通常ボードで生成されてデバイスに入力されるクロックに対して定義されています。I/O パスがボード クロックとは異なる波形のクロックと関連している場合、遅延を仮想クロックに対して定義する必要のあることがあります。
重要: I/O 遅延は、IDDR/ODDR/IOB レジスタやファブリックなどの I/O ロジックを使用するインターフェイスに対してのみ制約できます。AMD では、Versal アダプティブ SoC の高速 I/O インターフェイス用に Advanced IO Wizard および Advanced I/O Planner を提供しています。Advanced IO Wizard は、XPHY を設定し、インターフェイスの I/O タイミングを見積もるために使用できます。Advanced IO Wizard の詳細は、
『Advanced I/O Wizard LogiCORE IP 製品ガイド』 (PG320) を参照してください。