Vivado IP インテグレーターは、ブロック デザインの検証中に NoC コンパイラを起動して、QoS 要件を満たす NoC 配置配線ソリューションを生成します。IP インテグレーターのソリューションがデザイン インプリメンテーションの要件を十分に満たしていない場合、デザインの配置時に NoC コンパイラが起動され、インプリメンテーション要件を満たす新しいソリューションが生成されることがあります。
図 1. NoC コンパイラのフロー
デザインの配置時に NoC コンパイラが呼び出される可能性のあるインプリメンテーション要件は、次のとおりです。
- NoC の NMU/NSU 配置に影響を与える PL に適用された物理ロケーション制約または Pblock 制約
- ターゲット デバイスに適切に割り当てるための CIPS と NoC 間の NoC インターフェイスの解決
- DDR メモリ コントローラーの割り当てを変更する DDR メモリ コントローラー インターフェイスの最上位ポート割り当て
- NoC の NMU/NSU 配置に影響するプログラマブル ロジックのグローバル配置
ヒント: IP インテグレーターでは、DDR メモリ コントローラーの位置を NoC ビューの適切なサイトに制約し、デザイン配置中に実行する割り当てを指定できます。これにより、IP インテグレーターと完全にインプリメントされたデザインの NoC QoS 結果の相関関係が改善します。