AI エンジン デザインは、ブロック検証に使用するのと同様の検証手法を使用して検証できます。主な違いの 1 つは、AI エンジンは AXI インターフェイス ベースの IP であり、IP インテグレーター カタログまたは Vitis HLS の異なる IP と簡単に接続できることです。共通の方法の 1 つでは、S2MM および MM2S ベースの IP を使用して DDR メモリ ベースの AI エンジンへのトラフィックを生成し、AI エンジンからデータを取得し、DDR メモリにデータを戻します。
次の図に、テスト ハーネスを含む AI エンジン デザインのブロック図を示します。
図 1. テスト ハーネスを含む AI エンジン デザイン
前のセクションで説明したブロック IP の検証手法とは異なり、AI エンジン検証には次の課題が含まれます。
- プログラマブル ロジックから AI エンジンへの AXI 入力および出力ストリームの数。
- AI エンジンで予測されるデータの帯域幅。
AI エンジン デザインの検証は、機能検証とパフォーマンス検証に大きく分類できます。