AI エンジンと PL のインターフェイスのタイミング手法 - 2023.2 日本語

ハードウェアの AI エンジン とプログラマブル ロジック (PL) インターフェイスの間に境界ロジック インターフェイス フリップフロップがあり、これをタイミングを向上するために使用できます。デザインのフリップフロップに境界ロジックインターフェイス (BLI) 制約を適用すると、デザインの配置時にこのハードウェア機能を自動的に活用できます。この例では、AI エンジン デバッグ コア (ILA) の AXI4-Stream インターフェイスにフリップフロップで駆動されるファブリックとの接続があります。次に、BLI 制約の例を示します。

set_property BLI TRUE [get_cells m_axis_tdata_reg[*]]

set_property BLI TRUE [get_cells m_axis_*_reg]

次の図に、BLI プロパティを TRUE に設定した場合の配置と接続の結果を示します。

タイミングがクリティカルなデザインでは、BLI レジスタをイネーブルにすると、最も高いクロック周波数を達成するのに役立ちます。AI エンジン-PL チャネルでの BLI レジスタの推論を制御するには、次の AI エンジン コンパイラ オプションを使用します。

• --pl-freq=<number> 

  PL カーネルのクロック周波数を MHz で指定します。デフォルト値は、AI エンジン コア周波数の 1/4 で、スピード グレードによって異なります。

  次に例を示します。

  • すべての AI エンジン-PL に同じ AI エンジン-PL 300 MHz 周波数を指定:

    --pl-freq=300

  • 異なるインターフェイスに異なる AI エンジン-PL 周波数を指定。各インターフェイスは、異なる AI エンジン グラフ PLIO に関連付けられています。制約は、PL カーネル名ではなく、PLIO 名で指定する必要があります。

    --pl-freq=plio_user_port_0:153 -pl-freq= plio_user_port_0:307.2

• --pl-register-threshold=<number>

  レジスタ付き AI エンジン-PL 乗せ換えの周波数しきい値を MHz で指定します。デフォルト値は AI エンジン周波数の 1/8 で、スピード グレードによって異なります。

  次に例を示します。

  • –pl-register-threshold=125

    AI エンジン-PL 周波数がこの設定 (この場合は 125 MHz) よりも大きい PLIO は、BLI レジスタがイネーブルの高速チャネルにマップされます。それ以外の場合は、AI エンジン-PL チャネルを使用できます。