AXI4 デバッグ ハブの接続 - 2023.2 日本語

Versal アダプティブ SoC システム統合および検証設計手法ガイド (UG1388)

Document ID
UG1388
Release Date
2023-11-15
Version
2023.2 日本語

AMD Vivado™ デバッグ コアを使用するには、デザインに AXI4 デバッグ ハブを含める必要があります。AXI4 デバッグ ハブは、CIPS の AXI-MM インターフェイスを AXI4-Stream インターフェイスに接続します。インターフェイスは Vivado デバッグ コアに接続し、次のタイプのコアが含まれます。

  • AXI4-Stream Integrated Logic Analyzer (AXIS-ILA)
  • AXI4-Stream Virtual Input/Output (AXIS-VIO)
  • PCI Express® Link Debugger

デザインに Vivado デバッグ コアが含まれ、CIPS で 1 つ以上の PL リセットがイネーブルになっている場合、opt_design の実行中に Vivado により AXI4 デバッグ ハブが自動的に挿入され、NoC を使用する CIPS に接続されます。AXI4 デバッグ ハブを手動でインスタンシエートして CIPS に接続することも可能ですが、その場合は自動挿入は実行されません。

次の表に、opt_design の実行中に AXI4 デバッグ ハブが自動挿入されるさまざまなシナリオを示します。

表 1. AXI4 デバッグ ハブの自動挿入
合成済みネットリストの内容 AXI4 デバッグ ハブ挿入動作
1 つ以上の PL リセットがイネーブルの CIPS。AXI4 デバッグ ハブなし。 opt_design の実行中に AXI4 デバッグ ハブが挿入され、NoC インスタンスを使用する CIPS に接続されます。
AXI4 デバッグ ハブを 1 つ含む CIPS AXI4 デバッグ ハブに手動で接続されていないデバッグ コアは、opt_design の実行中に既存のデバッグ ハブに接続されます。
複数の AXI4 デバッグ ハブ含む CIPS

次のいずれか以外の場合、自動接続は実行されません。

  • デバッグ コアの AXI4-Stream インターフェイスが、適切な AXI4 デバッグ ハブに手動で接続されている。
  • 各デバッグ コアと関連の AXI4 デバッグ ハブの接続が、

    connect_debug_core 制約を使用して指定されている。