ILA コアを設定すると、デザイン全体のタイミング目標の達成に影響します。タイミングへの影響を最小限に抑えるためには、次をお勧めします。
- プローブ幅を注意して選択します。プローブ幅が大きいほど、リソース使用量とタイミングの両方への影響も大きくなります。
- ILA コアのデータの深さを注意して選択します。データの深さが大きいほど、ブロック RAM リソース使用量およびタイミングへの影響も大きくなります。
- AXIS-ILA
clkポートには、フリーランニング クロックを選択します。そうでないと、デザインをデバイスに読み込んだときに、デバッグ コアと通信できなくなる可能性があります。 - AXI4 デバッグ ハブに接続されているクロックがフリーランニング クロックで、S_AXI ポートに接続されている AXI マスターに同期していることを確認します。そうでないと、デザインをデバイスに読み込んだときに、デバッグ コアと通信できなくなる可能性があります。
-
ILA コアへのクロック入力がプローブされた信号と同期するようにします。こうしておかないと、デザインがデバイスにプログラムされたときに、タイミング問題が発生したり、デバッグ コアと通信できなくなる可能性があります。
- ハードウェアでの実行前に、デザインのタイミングが満たされていることを確認します。そうでないと、プローブされた波形の信頼性が低くなります。
次の表に、特定の ILA 機能を使用した場合のデザイン タイミングおよびリソースへの影響を示します。
注記: この表は 1 つの ILA を含むデザインに関するものであり、すべてのデザインに当てはまるとは限りません。
| ILA 機能 | 使用する状況 | タイミング | エリア |
|---|---|---|---|
| キャプチャ制御/ストレージ必要条件 |
関連データをキャプチャするため データ キャプチャ ストレージ (ブロック RAM) を効率的に使用するため |
影響: 中～大 |
|
| アドバンス トリガー |
BASIC トリガー条件が不十分な場合 問題のエリアに焦点を置くために複雑なトリガーを使用する場合 |
影響: 大 |
|
|
プローブ ポートごとのコンパレータ数 注記: 最大値は 4 です。
|
複数の条件文でプローブを使用する場合
|
影響: 中～大 |
|
| データの深さ | より多くのデータ サンプルをキャプチャするため | 影響: 大 |
|
| ILA プローブ ポート幅 | スカラーでなく大型バスをデバッグするため | 影響: 中 |
|
| プローブ ポート数 | 多数のネットをプローブするため | 影響: 小 |
|
ヒント: デザインの初期段階では通常、デバイス上にデバッグに使用可能なリソースが多数あります。