サインオフの質およびハードウェアの安定性に影響する問題をレポートする設計手法 DRC - 2023.2 日本語

Versal アダプティブ SoC システム統合および検証設計手法ガイド (UG1388)

Document ID
UG1388
Release Date
2023-11-15
Version
2023.2 日本語

次の表に示す DRC は通常、タイミング クロージャの達成しやすさに影響する問題をレポートするわけではなく、推奨されない制約によるタイミング解析の正確さの問題をレポートします。セットアップ スラックおよびホールド スラックが正であっても、ハードウェアがすべての動作条件下で適切に機能するとは限りません。ほとんどのチェックは、デザインの境界で定義されていないクロック、予期しない波形を持つクロック、不足しているタイミング要件、または不適切な CDC 回路に関するものです。この最後のカテゴリには、report_cdc コマンドを使用してより包括的な解析を実行します。

重要: タイミング チェックのクリティカル警告を注意深く検証してください。
表 1. サインオフ クオリティ設計手法 DRC
チェック 重要度 説明
TIMING-1、TIMING-2、TIMING-3、TIMING-4、TIMING-27 クリティカル警告 推奨されないクロック起点が定義されている
TIMING-5、TIMING-25、TIMING-19 クリティカル警告 予期しないクロック波形
TIMING-9、TIMING-10 警告 不明な CDC ロジック
TIMING-11 警告 不適切な set_max_delay -datapath_only コマンド
TIMING-12 警告 CRPR (Clock Reconvergence Pessimism Removal) がディスエーブル
TIMING-13、TIMING-23 警告 分割されたパスのためタイミング解析が不完全
TIMING-17 クリティカル警告 シーケンシャル セルにクロックが供給されていない
TIMING-18、TIMING-20、TIMING-26 警告 クロックまたは入力/出力遅延制約が不足している
TIMING-21、TIMING-22 警告 MMCM 補正に関する問題
TIMING-24 警告 無効になった set_max_delay -datapath_only コマンド
TIMING-29 警告 マルチサイクル パスのペアに一貫性がない
TIMING-35 クリティカル警告 同じクロックのパスに共通ノードなし
TIMING-40、TIMING-43 警告 クロッキング トポロジまたは要件が不適切な
TIMING-41 警告 内部ピンに無効なフォワード クロックが定義されている
TIMING-46 警告 マルチサイクル パスの CE ピンが接続されている
TIMING-47 警告 同期クロック間にフォルス パスまたは非同期クロック グループがある
TIMING-51 クリティカル警告 並列 MMCM または PLL からの関連クロック間に共通位相がない
TIMING-52 クリティカル警告 スペクトラム拡散 MMCM からの関連クロック間に共通位相がない
TIMING-53 クリティカル警告 DPLL からの関連クロック間に共通位相がない
TIMING-54 クリティカル警告 クロック間にスコープが指定されたフォルス パス、クロック グループ、または set_max_delay -datapath_only 制約が設定されている
TIMING-55 クリティカル警告 複数のクロックが CMB スキュー調整ピンに到達している
TIMING-56 警告 論理的または物理的に排他のクロック グループ制約がない
TIMING-57 警告 PHASESHIFT_MODE およびデジタル スキュー調整が設定されたサポートされないコンフィギュレーション