システム パフォーマンスのクロージャ - 2023.2 日本語

Versal アダプティブ SoC システム統合および検証設計手法ガイド (UG1388)

Document ID
UG1388
Release Date
2023-11-15
Version
2023.2 日本語

AMD Versal™ デバイスは、NoC または PL で相互接続されたヘテロジニアス計算エンジンを中心に構築されており、高パフォーマンス トランシーバーおよび I/O を介して外部システムに接続されます。システム アプリケーションのプランニングおよびマップ段階では、デバイス インターフェイスおよび全体的な計算要件を使用して、デバイスにインプリメントする各計算および制御関数のターゲット パフォーマンスを指定します。各関数は、対応するプログラミング言語およびコンパイル ソフトウェア (エンベデッド プロセッサ システムにはシステム ソフトウェア、AI エンジンまたは PL カーネルには C/C++、高パフォーマンス PL カーネルまたはファームウェアには RTL など) を使用して、使用可能なリソースに最適となるように設計およびマップされます。

各設計チームは、システム アプリケーションのサブセットまたは完全なシステムに組み込む前に、関数レベルでパフォーマンスの機能と予測されるパフォーマンスを検証する必要があります。統合段階で、機能が動作しなくなり、パフォーマンスが低下することがあります。AMD Versal™ デバイスでサポートされるシステム アプリケーションは複雑でヘテロジニアスなので、解析およびデバッグ手法をあらかじめ理解して計画しておく必要があります。AMD Vitis™ および AMD Vivado™ ツールは包括的で相互補足するデザイン環境であり、機能をシミュレーションしてデザイン特性をレポートし、ハードウェアでデータを計測またはプローブするために必要なすべて機能が提供されます。

重要: アプリケーションのパフォーマンス要件は通常、主要なブロック (PL ベースまたはハード IP) 間に適切な接続アーキテクチャ、制御ブロックおよび計算ブロックに適切なスループットとレイテンシ バジェット、ブロックとストレージ間のデータ移動に適切なサービス品質 (QoS) を作成することによって満たされます。すべての PL ブロックで可能な限り最高のクロック周波数を達成することは、通常パフォーマンス目標を達成するために必要ではなく、ロジック エリアが増大して消費電力が増加するだけでパフォーマンスが向上しないことがあります。

AXI トラフィック ジェネレーターは、ファイル ベースの入力および出力の代わりに使用できます。ファイル ベースの入力および出力が静的で制限されているのとは対照的に、AXI トラフィック ジェネレーターはデータを動的に生成および消費します。詳細は、AXIS 外部トラフィック ジェネレーター機能のチュートリアルを参照してください。

次のセクションに、アプリケーションのボトルネックおよび関数のパフォーマンスの不一致を特定し、ターゲット デバイスのリソースに基づく一般的なパフォーマンス問題を解決する方法を示します。