ベースライン制約の作成では、最も単純なタイミング制約のセットを作成し、I/O タイミングは無視します。すべてのクロックを完全に制約すると、始点と終点がデザイン内に含まれるすべてのパスは自動的に制約されます。これにより、デザインが変更中でも、内部デバイスのタイミングの課題を特定できます。デザインにはクロック乗せ換えがある可能性があるので、ベースライン制約には生成クロックを含む指定のクロック間の関係を含める必要があります。
デザインのベースライン制約を作成する際は、フローを通してタイミング問題を解析して解決し、各インプリメンテーション段階でタイミングが満たされるようにする必要があります。まず、AMD Vivado™ インプリメンテーション ツールでの現実的なタイミングを取得するため、単純で有効な制約を作成します。そして、さまざまなインプリメンテーション段階を実行していくときには、次の段階に進む前にタイミング違反を解決するようにします。次の図に、ベースライン制約の作成プロセスを示します。
図 1. デザインのベースライン制約の作成
ベースライン制約を作成したら、次を実行できます。
- 小さいタイミング違反を除去します。
- 制約がデザイン全体に適用されるようにします。
- 新しいモジュールを最上位デザインに追加する前に、個別のベースライン制約を作成します。
推奨:
AMDでは、デザイン プロセスの初期にベースライン制約を作成し、デザイン HDL への主要な変更をこれらのベースライン制約に対してプランニングすることをお勧めします。