ブロックおよび IP の検証 - 2023.2 日本語

Versal アダプティブ SoC システム統合および検証設計手法ガイド (UG1388)

Document ID
UG1388
Release Date
2023-11-15
Version
2023.2 日本語

システムの PL には、異なるタイプの IP が含まれます。IP が AMD Vitis™ 環境に準拠している場合 (IP へのインターフェイスが AXI4 メモリ マップド、AXI4-Stream、クロック、およびリセットのみ)、インストール領域から既存の Vitis プラットフォームを使用して、ブロックをジェネレーターおよびチェッカー ロジックと統合できます。IP に Vitis 環境に準拠していない固有のポートがある場合は、IP の周囲にラッパーを開発して準拠するようにするか、AMD Vivado™ IP インテグレーターを使用してデザインをジェネレーターおよびチェッカーと統合できます。

次の図に、一般的なブロック検証デザインを示します。

図 1. 一般的なブロック検証デザイン