AMD デバイスの配線アーキテクチャは、左右上下の各方向へのさまざまな長さのインターコネクト リソースで構成されます。密集エリアは、特定の方向へのインターコネクト リソース使用率が 100% に近いか 100% を超えている、隣接したインターコネクト タイル (INT_XnYm) または CLB タイル (CLE_M_XnYm) を含む最小の矩形としてレポートされます。密集レベルは、矩形の 1 辺の長さに対応する正の整数です。次の図に、AMD デバイスでの密集エリアのクロック領域に対する相対サイズを示します。
図 1. [Device] ビューでの密集レベルとエリア