すべてのデザインには、特に I/O ロケーション、場合によってクロックおよびロジック配置など、最小限の物理制約が含まれます。デザインでタイミング クロージャを実行する準備ができた時点では I/O ロケーションを変更することはできませんが、Pblock や LOC などの物理制約は解析する必要があります。report_design_analysis のタイミング パス特性の表を使用して、各クリティカル パス上に Pblock 制約があるかどうかを判断します。
タイミング パス特性の表でパスを選択すると、Vivado IDE の [Properties] ウィンドウでパス上のセルを制約する Pblock を確認できます。Pblock によりロジックが分散する場合は、1 つまたは複数の Pblock 制約を削除することを検討します。