電源レールの電圧ステータス - 2023.2 日本語

Versal アダプティブ SoC システム統合および検証設計手法ガイド (UG1388)
Document ID
UG1388
Release Date
2023-11-15
Version
2023.2 日本語

電源レールが正しく検出されることを確認します。ボード上で電源レールの電圧値が正しく設定されているかを確認するには、SysMon レジスタを読み出します。0xF1110100 (PWR_STATUS) および 0xF111010C (PWR_SUPPLY_STATUS) は、電源レールを供給するレジスタです。

レジスタを読み出すには、次を実行します。

xsct%mrd -force 0xF1110100
xsct%mrd -force 0xF111010C

電源レールが正しく検出されることを確認します。ボード上で電源レールの電圧値が正しく設定されているかを確認するには、次を実行して SysMon レジスタ 0xF111010C (PWR_SUPPLY_STATUS) を読み出します。

xsct%mrd -force 0xF111010C
表 1. 11.1.21 レジスタ (PMC_GLOBAL) PWR_STATUS
レジスタ名 アドレス 幅 タイプ リセット値 説明
PWR_STATUS 0xF1110100 32 RO 0x00000000 ドメイン アイソレーション ステータスを示します。

1: 分離

0: 分離なし

パワーオン リセットでのみリセットされ、システム リセットまたは内部パワーオン リセットでは値は保持されます。
表 2. レジスタ PWR_STATUS のビット フィールドの詳細
フィールド名 ビット タイプ リセット値 説明
予約 31:19 RO 0x0 予約
VCCAUX_VCCRAM 18 RO 0x0 VCCAUX-VCCRAM インターフェイスおよび信号
VCCRAM_SOC 17 RO 0x0 VCCRAM-SoC インターフェイスおよび信号
VCCAUX_SOC 16 RO 0x0 VCCAUX-SoC インターフェイスおよび信号
PL_SOC 15 RO 0x0 PL-SoC インターフェイスおよび信号
PMC_SOC 14 RO 0x0 PMC-SoC インターフェイスおよび信号
PMC_SOC_NPI 13 RO 0x0 PMC-SoC NPI インターフェイスおよび信号
PMC_PL 12 RO 0x0 PMC-PL インターフェイスおよび信号
PMC_PL_CFRAME 10 RO 0x0 PMC-PL インターフェイスおよび信号
PMC_LPD 9 RO 0x0 PMC-LPD インターフェイスおよび信号
LPD_PL 6 RO 0x0 LPD-PL インターフェイスおよび信号
LPD_CPM 4 RO 0x0 LPD-CPM インターフェイスおよび信号
FPD_SOC 2 RO 0x0 FPD-SoC インターフェイスおよび信号
FPD_PL 1 RO 0x0 FPD-PL インターフェイスおよび信号
表 3. 11.1.22 レジスタ (PMC_GLOBAL) PWR_SUPPLY_STATUS
レジスタ名 アドレス 幅 タイプ リセット値 説明
PWR_SUPPLY_STATUS 0xF111010C 32 RO X 電源ステータスを示します。
表 4. レジスタ PWR_SUPPLY_STATUS ビット フィールドの詳細
フィールド名 ビット タイプ リセット値 説明
予約 31:8 RO 0x0 予約
VCC_RAM 7 RO 0x0 RAM の主電源 (VCCINT_RAM とも呼ばれる)
VCCINT 6 RO 0x0 PL の主電源 (VCCINT_PL とも呼ばれる)
VCCAUX_SOC 5 RO 0x0 SoC への補助電源 (VCCAUX とも呼ばれる)
VCC_SOC 4 RO 0x0 NoC および DDR メモリの主電源 (SoC) (VCCINT_SOC とも呼ばれる)
VCC_LPD 3 RO 0x0 LPD の主電源 (VCCINT_LPD とも呼ばれる)
VCC_FPD 2 RO 0x0 FPD の主電源 (VCCINT_FPD とも呼ばれる)
VCC_PMC 1 RO 0x0 PMC の主電源 (VCCINT_PMC とも呼ばれる)
VCCAUX_PMC 0 RO 0x0 PMC への補助電源