Vitis ソフトウェア プラットフォームでは、カーネルのポートは最大 512 ビット幅までに設定できるので、カーネルでポートごとに各クロック サイクルで 64 バイトまで読み出しまたは書き込みできます。
AMDでは、カーネル ポートの幅と計算関数のデータパスの幅は同じ幅にすることをお勧めしています。たとえば、必要なスループットを達成するためにデータパスで 16 バイトを並列処理する必要がある場合、ポートは 128 -ビット幅にして、16 バイトを並列で読み出しおよび書き込みできるようにします。
データパスで必要なくても、インターフェイスの幅すべてのビットにアクセスできるようにすると有益な場合があります。このようにすると、多くのカーネルが同じグローバル メモリ バンクにアクセスしようとする場合の競合は削減できますが、通常はバッファリングとカーネル内の内部メモリ リソースが増加します。