外部 RTL トラフィック ジェネレーターとエミュレーション プロセス - 2023.2 日本語

外部 RTL トラフィック ジェネレーターは、SystemVerilog または Verilog モジュールを使用して、Vitis エミュレーション プロセスまたは AI エンジン シミュレーション プロセスにトラフィックを駆動するために使用されます。

上の図に示すように、外部テストベンチ (左側) と Vitis エミュレーション (右側) は、両方とも別々のシミュレーション プロセスとして実行されます。IPC を使用して 2 つのプロセス間の通信を確立するには、SIM_IPC マスター/スレーブ モジュールをインスタンシエートする必要があります。

次の変更を加えます。

1. Vivado シミュレータでプロジェクトを作成する必要があります。プロジェクトを作成する方法については、 『Vivado Design Suite ユーザー ガイド: デザイン フローの概要』 (UG892) を参照してください。
2. プロジェクトを作成したら、外部の SV/Verilog テストベンチに sim_ipc IP をインスタンシエートする必要があります。
3. 次に、Vivado で export_simulation コマンドを実行し、シミュレーション用のスクリプトを生成します。
4. Vivado シミュレータでシミュレーションを実行します。シミュレーションの詳細は、 『Vivado Design Suite ユーザー ガイド: ロジック シミュレーション』 (UG900) を参照してください。