詳細なカーネル トレース - 2023.2 日本語

Vitis 統合ソフトウェア プラットフォームの資料: アプリケーション アクセラレーション開発 (UG1393)

Document ID
UG1393
Release Date
2023-12-13
Version
2023.2 日本語

詳細なカーネル トレースには、AXI トランザクションおよびそのプロパティが表示されます。AXI トランザクションは、グローバル メモリ側と AXI インターコネクトのカーネル側 ([Kernel "pass" 1:1:1]) に対して表示されます。次の図に、新しくアクセラレーションされたアルゴリズムの典型的なカーネル トレースを示します。

図 1. アクセラレーションされたアルゴリズムのカーネル トレース

パフォーマンスに関して注目すべきフィールドは、次のとおりです。

Burst Length
1 つのトランザクションで送信されるパッケージ数を示します。
[Burst Size]
1 つのパッケージの一部として転送されるバイト数を示します。

たとえば、[Burst Length] が 1 でパッケージごとに 4 バイトだとすると、ある程度の量のデータを転送するのに個別の AXI トランザクションが多く必要になります。

注記: Vitis コア開発キットでは、サイズが 4 バイト未満のバーストは、それより小さいデータが送信される場合でも作成されません。この場合、AXI バーストをイネーブルせずに連続のアイテムにアクセスすると、同じアドレスに対して複数の AXI 読み出しが見られることがあります。

そのため、バースト長が短く、バースト サイズが 512 ビットよりもかなり小さい場合、インターフェイス パフォーマンスを最適化できる可能性があります。