32 ビット アドレスの AXI4 インターフェイスの作成 - 2023.2 日本語

Vitis 高位合成ユーザー ガイド (UG1399)

Document ID
UG1399
Release Date
2023-12-18
Version
2023.2 日本語
Vitis HLS では、デフォルトで 64 ビット バスの AXI4 ポートがインプリメントされますが、Zynq 7000 など、デバイスの中には 32 ビット アドレスのものもあります。この場合、syn.interface.m_axi_addr64=0 コンフィギュレーション コマンドを設定して 32 ビット アドレス バスの AXI4 インターフェイスをインプリメントして、64 ビット アドレス バスをディスエーブルにできます。
重要: syn.interface.m_axi_addr64 オプションをディスエーブルにすると、HLS ツールはすべての AXI4 インターフェイスを 32 ビット アドレス バスでインプリメントします。